DIALOG(R)File 351:Derwent WPI (c) 2004 Thomson Derwent. All rts. reserv.

008991840

WPI Acc No: 1992-119108/ 199215

XRPX Acc No: N92-089003

Pixel amplifying solid-state image sensing device - finds difference between reset voltage and signal charge when transferring signal charge to amplification device NoAbstract Dwg 1/5

Patent Assignee: HITACHI LTD (HITA)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 4061573 A 19920227 JP 90171643 A 19900629 199215 B

Priority Applications (No Type Date): JP 90171643 A 19900629

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4061573 A 10

Title Terms: PIXEL; AMPLIFY; SOLID; STATE; IMAGE; SENSE; DEVICE; FIND; DIFFER; RESET; VOLTAGE; SIGNAL; CHARGE; TRANSFER; SIGNAL; CHARGE; AMPLIFY; DEVICE; NOABSTRACT

Derwent Class: R46; R57; U13; W04

International Patent Class (Additional): H01L-027/14; H04N-005/33

File Segment: EPI

Manual Codes (EPI/S-X): U13-A01A; W04-M01B5; W04-M01B5A

THIS PAGE BLANK (USPTO)

⑫ 公 開 特 許 公 報(A) 平4-61573

@Int. Cl. 5

識別記号

庁内整理番号

④公開 平成4年(1992)2月27日

H 04 N 5/335 H 01 L 27/146 E 8838-5C

> 8122 - 4MH 01 L 27/14

審査請求 未請求 請求項の数 3 (全10頁)

画素增幅型固体撮像素子 69発明の名称

> 顧 平2-171643 20特

願 平2(1990)6月29日 29出

重 @発 明 者 西 濹

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

史 @発 明 者 馬 場 匡

千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

@発 明 者 開 \blacksquare 真 澄 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

@発 明 老 竹本 一八男 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

勿出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

明 細

弁理士 徳若 光政

1. 発明の名称 画素增幅型固体摄像素子

2. 特許請求の範囲

四代 理 人

- 1. 光グイオードにより形成された信号電荷を転 送する電荷転送電極と、この電荷転送電極によ り光ダイオードから転送された信号電荷を入力 端子に受ける増幅素子と、この増幅素子の入力 端子をリセットするスイッチ素子とを含む画素 セルを複数個備え、第1のタイミングにおいて 上記スイッチ素子を動作させて増幅素子の入力 端子をリセットしてリセット電圧を読み出し、 第2のタイミングにおいて上記電荷転送電極を 制御して上記光ダイオードにより形成された信 号電荷を増幅素子の入力端子に転送してそれに 対応した信号電圧を読み出し、上記リセット電 圧に対応した電圧と信号電荷に対応した電圧と の差分を出力させる出力回路とを備えてなるこ とを特徴とする画素増幅型固体摄像素子。
- 2. 上記上記リセット電圧に対応した電圧と信号

電荷に対応した電圧との差分を得る回路は、上 記増幅素子の出力ノードに一方の電極が接続さ れたキャパシタを含み、上記第1のタイミング においてキャパシタの他方の電極に所定の電位 を与えた状態でリセット電圧に対応した電圧を 取り込み、上記キャパシタの他方の電極をハイ インピーダンス状態にして一方の電極側を回路 の接地電位点にした後に上記第2のタイミング で信号電荷に対応した電圧を供給して、他方の 電極側から出力電圧を得ることを特徴とする特 許請求の範囲第1項記載の画素増幅型固体摄像 索子。

3. 上記第2のタイミングにキャパシタの他方の 電極から出力される電圧は、一方の電極が回路 の接地電位に結合された出力キャパシタに伝え られ、この出力キャパシタに保持された信号電 圧が走査回路により形成されたタイミング信号 によりスイッチ制御されるスイッチ素子を介し て時系列的に出力されるものであることを特徴 とする特許請求の範囲第2項記載の画素増幅型 固体摄像素子。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、画素増幅型固体摄像素子に関するもので、例えば、光電変換素子により形成される 画素信号をソースフォロワ形態の増幅MOSFE T(絶縁ゲート形電界効果トランジスタ)を介し て取り出す方式のものに利用して有効な技術に関 するものである。

(従来の技術)

エリアセンサを構成する固体摄像素子は、半導体集積回路技術の進展に伴いすでに実用レベルに達している。この固体摄像素子としてはMOS型像素子としては野際機能で発生した信号電荷を信号では光電変換部で発生した信号電機アン送像電圧に変換するのに、信号電荷でめ、その転送する必要がある。このためにS/Nが劣化するという問題を抱えている。この問題を解決するという問題を抱えている。この問題を解決する方法として、光電変換部のそれぞれに信号電方法として、光電変換部のそれぞれに信号電

な特徴は、本明細書の記述および添付図面から明 らかになるであろう。

(問題点を解決するための手段)

(作用)

'上記した手段によれば、リセット電圧に対応した電圧から信号電荷に対応した電圧を滅算すると きにリセット雑音を相殺させることができるから 電圧変換アンプを配置し、信号電荷を転送することなしに直接的に信号電圧として取り出す方式の、いわゆる画素増幅型固体摄像素子が提案されている。このような画素増幅型固体摄像素子に関しては、特願昭63-199491号がある。

(発明が解決しようとする課題)

上記画素増幅型固体摄像素子では、光電変換後の光ダイオードの電位から光ダイオードのリセット後の電位を減算して信号電圧を得るものであるため、ソースフォロワMOSFETのしきい値電圧のバラツキを相殺させることができる。しから、光ダイオードのリセット時にその容量に比例するリセット雑音が発生する。このため、信号の増幅度を高くしても感度向上の限界が上記リセット雑音で決定されてしまうという問題を残している。

この発明の目的は、リセット雑音を抑圧して高 感度化を可能とした画素増幅型固体摄像素子を提 供することにある。

この発明の前記ならびにそのほかの目的と新規

高感度化が可能となる。

〔実施例〕

上記固体摄像素子は、次の各回路より構成される。代表として例示的に示された1つの画素セルは、回路的にはアノード側電極が回路の接地電位に結合されたフォトダイオードD1のカソード側電極を増幅素子(MOSFET)Q2の入力端子に接続させるス

イッチMOSFETQ1と、上記増幅MOSFETQ2の入力端子であるゲートにリセット電圧VRSを与えるリセット用MOSFETQ4と、上記増幅MOSFETQ2のドレインに動作電圧VDDを与える選択MOSFETQ3とから構成される。

上記フォトダイオードD1と転送ゲートMOSFETQ1を含む概略素子構造断面図を第5図に示す。MOSFETQ1は、MOSFETQ4によりVRS電位を印加することで形成されたポテンシャル井戸に光ダイオードD1で形成されたたたたの表面に光ダイオードD1は、その表面にPいがされたに受ってあり、それにより形成されたにはの数でであり、それにより形成されたにはっても、がはないである。このよう構成される。このようなによりでありますと変更であります。というないのはでは、そのリセット雑音が生じない。

第1図において、上記電荷転送電極を構成する

OSFETQ21はリセット信号RSを伝え、選択MOSFETQ22は奇数列選択信号V3を伝える。このことは、後述するような2行同時読み出しに対応している。

例示的に示されている残り 2 つの行においても 同様な構成の画素セルと、その行選択回路が設け られる。これらの行選択回路には、上記垂直シフ トレジスタ V S R により形成された行選択信号 V S 2 , V S 3 が供給される。

上記増幅MOSFETQ2のソースは、縦方向に延長して配置される列信号線(垂直信号線)VL3に結合される。同じ列に配置される奇数行の画素セルの同様な増幅MOSFETのソースも上記列信号線VL3に結合される。そして、同じ列に配置される偶数行の画素セルの同様な増幅MOSFETのソースは、列信号線VL4に結合される。このことは、後述するような2行同時読み出しに対応している。

特に制限されないが、同じ列に配置されるりセット用MOSFETQ4のドレイン側は、縦方向

スイッチMOSFETQIのゲートは、横方向に 延長して配置される第1の行貨択線(垂直走査 線)HLIに結合される。同じ行に配置された他 の画素セルの同様なスイッチMOSFETのゲー トも上記第1の行選択線HL1に共通に接続され る。上記リセットMOSFETQ4のゲートは、 横方向に延長して配置される第2の行選択線(垂 直走査線)HL2に結合される。同じ行に配置さ れた他の画素セルの同様なリセットMOSFET のゲートも上記第2の行選択線HL2に共通に接 統される。上記選択MOSFETQ3のゲートは、 横方向に延長して配置される第3の行選択線(垂 直走査線)HL3に結合される。同じ行に配置さ れた他の画素セルの同様な選択MOSFETのゲ ートも上記第3の行選択線HL3に結合される。 これらの第1~第3の行選択線HL1~HL3は、 読み出し用垂直シフトレジスタ V S R により形成 された行選択信号VS1を共通に受ける行選択M OSFETQ20~Q22により選択される。選 択MOSFETQ20は電圧VGを伝え、選択M

に延長されるリセット電圧線VL1に結合される。他の同じ列に配置される他の画素セルの同様なリセットMOSFETのドレインもそれぞれの列に対応して縦方向に延長されるリセット電圧線に接続される。そして、これらの複数からなるリセセット電圧線は、リセット電圧端子VRSに共通に接続される。このリセット電圧が供給される。

特に制限されないが、同じ列に配置される選択MOSFETQ3のドレイン側は、縦方向に延長される動作電圧線VL2に結合される。他の同じ列に配置される他の画素セルの同様な選択MOSFETのドレインもそれぞれの列に対応して縦方向に延長される動作電圧線に接続される。そして、これらの複数からなる動作電圧線は、動作電圧端子VDDには、外部から所定の動作電圧が供給される。

上記代表として例示的に示されている列信号線 V L 3 と V L 4 は、一端(同図では上側)におい てスイッチMOSFETQ16、Q17を介して 回路の接地電位が与えられる。他の列に対応して 設けられる列信号線にも同様なスイッチMOSF ETが設けられる。これらのスイッチMOSFE TQ16、Q17等のゲートは、端子CR1に接 統される。この端子CR1には、外部から所定の タイミングによりキャパンタリセット信号が供給 される。

この実施例の画素セルには、カラー撮影を行うために、特に制限されないが、第1行目の第1列と2列の画素セルにはグリーンGとホワイト(透明)Wのカラーフィルタが形成され、第2行目の第1列と第2列の画素セルにはイエローYeとシアンCyのカラーフィフィルタが形成される。上記4つからなる画素セルを構成を基本パターンとして同様なパターンの繰り返してにより、各カラーフィルタが形成される。

この実施例では、上記のようなブォトダイオー ドD1等の光電変換信号をソースフォロワ増幅M OSFETQ2やリセットMOSFETQ4にお

他方においてスイッチMOSFETQ10とQi 1をそれぞれ介してキャパシタC3とC4の一方 の電極に接続される。これらのキャパシタC3と C4の他方の電極は回路の接地電位点に結合され る。上記キャパシタC3とC4に保持された電圧 は、水平選択用のスイッチMOSFETQ14と Q15を介して横方向に延長される出力信号線に それぞれ結合される。上記スイッチMOSFET Q14に対応された出力信号線は、端子Gに結合 される。端子Gとグリーンのカラー画素信号を出 力する。上記スイッチMOSFETQ15に対応 された出力信号線は、端子Yeに結合される。端 子Yeはイエローのカラー画素信号を出力する。 上記スイッチMOSFETQ14及びQ15のゲ ートには、水平シフトレジスタHSRにより形成 される水平選択信号HS1が供給される。

第2列目の列信号線もそれに対応した2つのキーパシタの一方の電極に結合される。これらのキーパシタの他方の電極は、一方においてスイッチ MOSFETQを介して上記機方向に延長される ける素子特性のプロセスバラツキの影響を受けることなく、しかもリセット時のリセット雑音の影響を受けることなく増幅して出力させるために次のような出力回路が付加される。

上記のキャパシタC1とC2の他方の電極は、

バイアス電圧線に結合される。上記スイッチMOSFETQのゲートは、共通に結合されて上記同様に端子CR2から供給される制御信号によりスイッチ制御される。

上記の2つのキャパシタの他方の電極は、他方 においてスイッチMOSFETをそれぞれ介して 出力用の2つのキャパシタの一方の電極に接続さ れる。これらの出力用のキャパシタの他方の電極 は回路の接地電位点に結合される。上記出力用の キャパシタに保持された電圧は、水平選択用のス イッチMOSFETを介して横方向に延長される 出力信号線にそれぞれ結合される。奇数行に対応 したスイッチMOSFETに対応された出力信号 線は、端子Wに結合される。端子Wはホワイトの カラー画素信号を出力する。上記偶数行に対応し たスイッチMOSFETに対応された出力信号線 は、嫡子Cyに結合される。嫡子Cyはシアンの カラー画素信号を出力する。これらのスイッチM OSFETのゲートには、水平シフトレジスタH SRにより形成される水平選択信号HS2が供給

される.

上記第1図の固体攝像素子の読み出し動作の一例を第2図に示した等価回路図と第3図に示した クイミング図を参照して説明する。

第2図には、フォトダイオードDIとMOSF ETQIないしQ4からなる画素セルに着目した 銃み出し等価回路図が示されている。

フォトダイオードD1からの信号電荷の読み出しの前に、端子CR1とCR2のキャパシクリセット信号、及び端子CS1のタイミング信号がハイレベルにされる。これにより、MOSFETQ10、Q12及びQ16がオン状態にされ、列信号線VL3には回路の接地電位が与えられるがらキャパシクC1とC2にはそれぞれバイアス電圧VSSによりチャージアップされる。これにはより、列信号線VL3の電位Va、これにははキャパシタC1の入力側電極の電位Vaは接地電位GNDに、キャパシクC3の電圧Vbはバイアス電圧VSSにされる。

端子CR1のキャパシタリセット信号CR1を

ロウレベルにし、端子RSのリセット信号をハイレベルにする。これにより、図示しない第1行目の行選択信号VSIのハイレベルに応じてオンス態にされるスイッチMOSFETQ21を介ハイモンの列選択線HL2にリセット信号RSのリガートといっては増幅MOSFETQ2の入力端子(ゲート)における人のでいます。といって、日本のときにおけるキャパシタCPの電位にリセット雑音に重量させて保持されてしまう。

次に、タイミング信号 V 3 がハイレベルにされると、上記行選択信号 V S 1 のハイレベルに応じて第3の行選択線 H L 3 がハイレベルとなり、画素セルの選択 M O S F E T Q 2 のドレインに動作電圧 V D Dが供給される。これにより、上記フローティングにされた列信号線 V L 3 の電位は、上記リセット電圧 V R S に基づいた読み出し電圧 V D D に

チャージアップされる。

端子 C R 2 のキャパンタリセット信号と上記タイミング信号 V 3 とをロウレベルにし、端子 C R 1 のキャパンタリセット信号をハイレベルにする。上記端子 C R 2 のキャパンタリセット信号のロウレベルにより、M O S F E T Q 1 2 がオフ状態となり、キャパンタ C 1 の出力側の電極とキャパンタ C 3 の一方の電極 (V b) がフローティングにされる。タイミング信号 V 3 のロウレベルにより選択 M O S F E T Q 3 がオフ状態にされる。

そして、上記端子CRIのキャパシタリセット信号のハイレベルに応じてMOSFETQ16がオン状態となり、フローティング状態にされた列信号線VL3の電位を回路の接地電位にする。これにより、キャパシタCIの入力側の電極の電位Vaが回路の接地電位(GND)となり、それに応じて上記キャパシタC1の出力側の電極及びキャパシクC3の保持電圧Vbは、上記MOSFETQ10がまたオン状態を維持するものであるから上記パイアス電圧VSSからキャパシタC1と

C3の容量比に応じて分割された電圧VDD *だけ低下した電圧(VSS-VDD *)となる。

端子CR1のキャパシタリセット信号をロウレ ベルにし、端子V3と端子VGのタイミング信号 をハイレベルにする。上記端子CR1のロウレベ ルによりMOSFETQ16がオフ状態となり、 列信号線はフローティング状態にされる。そして、 端子VGのハイレベルにより行選択信号VS1の ハイレベルにより端子VGのタイミング信号はそ れに対応した第1行目の第1の行選択線HL1に 伝えられ、電荷転送電極としてのスイッチMOS FETQIがオン状態となり、フォトダイオード D1に蓄積された信号電荷を入力容量 CPに転送 する。ここで、上記信号電荷量をQPとすると、 入力容量CPの電位をVPとするとVP=QP/ CPとなる。そして、上記タイミング信号V3の ハイレベルが上記第3の行選択線HL3に伝えら れ、再び選択MOSFETQ3がオン状態になる。 これにより、上記信号電荷QPに対応した電圧V Pが列信号線 V L 3 に出力される。

この列信号線VL3の電圧VPは、上記キャパシタC1とC2の容量比に応じて分割された電圧VPD。だけキャパシタC2の電圧Vbを上昇させる。

すなわち、同図に示すようにキャパシタC2に 取り込まれる電圧Vbは、VSS-(VDD・-VPD・となる。

別の観点から説明すると、キャパシタC2に出力される電圧をVoとし、増幅MOSFETQ2のゲインをAとおくと、次式(1)で表される。

 $V_0 = A \cdot (C_1 / C_1 + C_2)$

 $\times (VSS - (VDD - VP))$ (1)

ここで、各信号は、リセット電圧と信号電圧とは完全に同一経路を通して読み出すものであるため、ソースフォロワアンプである増幅MOSFE Tに採わるしきい値電圧も式(I)で表されるように 差動演算(VDD-VP)により相殺される。現 状において、約40万もの画素で受光部が構成されるが、製造上のしきい値電圧にバラツキが生じ ても映像信号としての問題を完全に無くすことが また、入力容量CPをリセット動作のときには、 (kTCP) ^{1/3} で表されるリセット雑音電荷が 発生するが、この雑音は信号電圧VPに含まれる

できる.

ものであるため、上記同様に式(1)で表されるような差動演算(VDD-VP)により相殺させることができ、極めてS/Nの高い映像信号Voを得

ることができる。

列信号線に結合されるキャパンタC1等は、増幅MOSFETQ2等のソース側に結合される。これらのMOSFETのソースは、寄生フォトダイオードを構成するためスメアといったような偽信号がたまり易い。この実施例では、読み出し用のキャパンタC1ではなく、出力キャパンタC3等に読み出し電圧を保持させて出力させるものであるため、これらの偽信号の影響を受けなくすることができる。

第3図における上記画素セルからキャパンタへの信号読み出しを行う各タイミング信号は、水平 帰線期間において発生される。

なお、第1図において、行選択線VS1とVS 2とを同時選択するとともに、タイミング信号V 4をタイミング信号V3と同時に発生すれば、第 1行と第2行の画素信号の同時読み出しが可能に なる。そして、次のフィールドでは第2行と第3 行とを同時選択するようにすれば、奇数と偶数フィールドとの空間的重心が1行だけずれるもので あるからインタレースモードでのカラー映像信号 の読み出しが可能になる。

上記のような行選択信号の同時選択の組み合わせは、インタレースゲート回路を設けて、垂直シフトレジスタにより形成された垂直走査選択信号を奇数と偶数フィールドとで画素アレイの同時選択行を異ならせるようにすることによって簡単に構成できるものである。

第1図の実施例においては、特に制限されないが、感度可変機能を付加するために、感度制御用の垂直シフトレジスタ V S R E が設けられる。この垂直シフトレジスタ V S R E の出力信号は、前記同様なスイッチ M O S F E T Q 1 8 、 Q 1 9 を

介して、フォトダイオードの信号電荷を転送(掃 き出し)させる第1の行選択線HL1と増幅MO. SFETの入力端子に転送された電荷をリセット させる第2の行選択線HL2に伝えられる。端子 VGEと端子RESは、これらのリセット動作に 対応した電圧及びタイミング信号が供給される。 なお、上記のように読み出し用の垂直シフトレジ スタに対してインタレースゲート回路が設けられ るのなら、それに対応して上記垂直シフトレジス タVSREにも同様な、インタレースゲート回路 が設けられる。これらの感度制御用の各回路は、 特に制限されないが、上記画素アレイPDに対し て右側に配置される。この感度設定用の垂直シフ トレジスタVSREは、上記読み出し用の垂直シ フトレジスタVSRと同様な回路により構成され る。この場合、上記読み出し用の垂直シフトレジ スタVSRと上記感度可変用の垂直シフトレジス タVSRBとを同期したタイミングでのシフト動 作を行わせるため、図示しないが同じクロック信

号が供給される。

次に、この実施例の固体撮像装置における感度 制御動作を説明する。

説明を簡単にするために、上記ノンインタレースモードによる垂直走査動作を例にして、以下説明する。例えば、感度制御用の垂直シフトレジスタVSREによって、読み出し用の読み出しに並行して、第3行目L3の選択動作を行わせる。これによって、上記水平帰線期間では第1行目L1からの読み出しと並行して第3行目L3の画素セルがリセット(信号電荷の掃き出し)される。

したがって、上記垂直走査動作によって、読み出し用の垂直シフトレジスタVSRによる第3行目L3の読み出し動作は、上記第1行と第2行の読み出し動作の後に行われるから、第3行目に配置される画素セルのフェトダイオードの蓄積時間は2行分の画素セルの読み出し時間となる。

上記に代えて、感度制御用の垂直シフトレジスタVSREによって、読み出し用の垂直シフトレジスタVSRによる第1行目L1の読み出しに並

行して、第2行目し2の選択動作を行わせる。これによって、上記水平帰線期間では第1行目し1からの読み出しと並行して第2行目し2の画素セルがリセットされる。

したがって、上記垂直走査動作によって、読み出し用の垂直シフトレジスタVSRによる第2行目L2の読み出し動作は、上記第1行の読み出し動作の後に行われるから、第2行目に配置される画素セルのフォトダイオードの蓄積時間は1行分の画素セルの読み出し時間となり、上記の場合の1/2になり、感度を1/2に低くできる。

上述のように、感度制御用の垂直シフトレジスタVSRE等の走査回路によって行われる先行する垂直走査動作によってその行の画素セルがリセット動作から、そのリセット動作から上記読み出し用の走査回路による実際な読み出しが行われるまでの時間が、フォトダイオードに対する蓄積時間とされる。したがって、ノンインタレースを時間とされる。したがって、ノンインタードでいうならば、525行からなる画業アレイにあっては、上記両垂直走査回路による異なるア

ドレス指定と共通の水平走査回路による画素セルの選択動作によって、1行分の読み出し時間を単位(最小)として最大525までの多段階にわたる蓄積時間、言い換えるならば、525段階にわたる感度の設定を行うことができる。ただした。受光面照度の変化が、上記1画面を構成する走査時間に対して無視でき実質的に一定の光がフォトダイオードに入射しているものとする。なお、最大感度(525)は、上記感度制御用の走査回路は非動作状態のときに得られる。

第4図には、この発明が適用されたカラー用の 画素増幅型固体撮像素子の一実施例の要部回路図 が示されている。同図では、代表として例示的に 示された3行、3列分の画素アレイとその選択回 路及び信号読み出し回路が示されている。また、 基本的には前記第1図の実施例と同様であるので、 回路素子に対する回路記号を省略するものである。

この実施例では、第1図の画素セルにおける選択用MOSFETQ3が省略された構成になっている。すなわち、1つの画素セルは回路的には3

つのMOSFETと1つのフォトダイオードから 構成される。この実施例の行選択動作は、端子R S(RSE)と端子VRSにより行う。すなわち、 増幅MOSFETQ2のゲート電圧を、非選択期 間中にVRS電位により、そのしきい値電圧以下 にリセットすれば、ソースフォロワアンプ(増幅 MOSFET) Q2の動作を停止させることがで き、行選択が行える。

また、1つの列に並べられる画素セルの増幅MOSFETのソースは、その左右に縦方向に配置される一対の列信号線に交互に接続される。これはより、2行同時選択してカラー画素信号の読い出しが行われる。このときも、前記のようなインタレースゲート回路により、その組み合わせをあり、その組み合わせをあり、インタレースモードでのカラー画像信号を得ることができる。

また、読み出し信号は、各列信号線に設けられたキャパンタから直接に行うようにするものである。 すなわち、水平帰線期間において列信号線に

前記第1の実施例と類似の動作により、リセット 電圧の極性を逆にして列信号線のキャパシタに取 り込み、その後に読み出しと信号電荷に対応にした 電圧を取り込むことより差動演算を行った信号 圧を、映像期間において水平シフトレジスタHS Rにより形成される水平走査信号に同期して時系 列的に出力させるものである。

この構成において、出力回路のキャパシタの数やそのリセット等のスイッチMOSFETが省略できるから回路素子数の低減を図ることができるものとなる。なお、この実施例においても前記実施例と同様に感度設定用の垂直シフトレジスタVSREとそれに対応した行選択スイッチMOSFETが設けられる。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(I)光ダイオードにより形成された信号電荷を電荷 転送電極により増幅素子に転送するとき、第1の タイミングにおいてリセット用スイッチ素子を動 作させて上記増幅素子の入力端子をリセットする

化が可能になるとともに水平シフトレジスタ動作 に伴うスイッチノイズの混入を最小にできるとい う効果が得られる。

(4) リセット電圧と信号電荷に対応した電圧の差分の電圧を形成するキャパシタから直接的に出力信号を得ることにより、出力回路の簡素化を図ることができるという効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明旨を追案施例に記明しなる。その要旨でを変更可能であることは別である。例えば、画素セルに設けられる増幅素子をしてはMOSFETもよい・フロように、カインピータンスのものであればよい・

前記実施例ではカラー撮像素子を例にして説明 じたが、モノクロ摄像素子として利用するもので あってもよい。また、画素セルを実質的に1行に 配置してラインセンサを構成するものであっても

(2)出力キャパシタを設けて、画像信号を保持する 構成を採ることによって、差分の電圧信号を形成 するキャパシタが接続される列信号線における増 幅素子等のソース側において発生するスメアとい ったような偽信号の影響を受けなくすることがで きるという効果が得られる。

(3) 1 行又は 2 行分の画素セルからの画素信号を水平帰線期間にパラレルに同時に読み出し用のキャパシタに転送させるものであるため、水平選択回路の負荷が軽くなり、水平シフトレジスタの簡素

よい.

この発明は、画素増幅型固体摄像素子として広 く利用できるものである。

{発明の効果)

本願において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば、下 記の通りである。すなわち、光ダイオードにより 形成された信号電荷を電荷転送電極により増幅素 子に転送するとき、第1のタイミングにおいてり セット用スイッチ素子を動作させて上記増幅案子 の入力端子をリセットするとともにそのリセット 電圧を読み出し、第2のタイミングにおいて上記 電荷転送電極を制御して上記光ダイオードにより 形成された信号電荷を増幅素子の入力端子に転送 してそれに対応した信号電圧を読み出し、上記り セット電圧に対応した電圧と信号電荷に対応した 電圧との差分を出力させることにより、同一経路 での銃み出しにより増幅素子のプロセスバラツキ の影響を排除するとともに、リセット雑音を相殺 させることができるから高感度化が可能となる。

4. 図面の簡単な説明

第1図は、この発明が適用された画素増幅型固体撮像素子の一実施例を示す要部回路図、

第2図は、その読み出し動作を説明するための 等価回路図、


第3図は、その読み出し動作の一例を説明する ためのタイミング図、


第4図は、この発明が適用された画素増幅型固体撮像素子の他の一実施例を示す要部回路図、


第5図は、フォトダイオードと電荷転送電極の 一実施例を示す概略素子構造断面図である。

V S R · · 読み出し用垂直シフトレジスタ、 V S R E · · 感度設定用の垂直シフトレジスタ、 H S R · · 水平シフトレジスタ、 P D · · 画素アレイ。

代理人弁理士 徳若 光政







VSR:原本出し用重直シフトレジスタ VSRE:成反反定用重直シフトレジスタ HSR:本무シフトレジスタ PD:西東アレイ

